职位描述
该职位还未进行加V认证,请仔细了解后再进行投递!
岗位职责:1.能够建立UVM验证环境搭平台并能够进行模块和系统级验证,根据需要集成第三方验证IP和C model;2.经过验证的ASIC / FPGA验证能力和测试平台开发经验;3.了解System Verilog(SV)和面向对象的编程概念;4.使用UVM / OVM方法开发模块级和子系统级测试台的经验。岗位要求:1. 3年以上数字验证经验;2. 熟练使用C语言;3. 对UVM/VMM、SystemVerilog 熟练使用;4. 熟悉SOC 设计一般架构。
职能类别:IC验证工程师